在多层PCB板的设计过程中，禁止布线层（Keep-Out Layer）是一个极其重要但常常被初学者忽视的设计规则层。很多工程师在画多层板时，把精力全部放在了信号层、电源层和地层的分配上，却忘记了合理利用禁止布线层来约束布线区域、保护关键结构、避免设计违规。实际上，禁止布线层用得好不好，直接决定了一块多层PCB板能否顺利通过DRC检查、能否在生产制造中避免短路和开路问题、能否满足EMC电磁兼容性要求。本文将从禁止布线层的基本概念出发，详细讲解它在多层PCB中的具体用法、设置技巧、常见误区以及实战中的注意事项，帮助大家彻底掌握这个强大的设计工具。

什么是禁止布线层，它和其他层有什么区别

在PCB设计软件中，比如Altium Designer、Cadence Allegro、KiCad等，都会提供多种类型的层。我们常见的有顶层信号层、底层信号层、中间信号层、内层电源层、内层地层，还有丝印层、 solder mask层、paste层等等。而禁止布线层，它本身并不是一个用来走线或者铺铜的层，而是一个用来定义"不允许放置任何铜箔走线和过孔"的区域的规则层。换句话说，禁止布线层的作用是画一个框或者一个区域，告诉PCB设计软件：在这个区域里面，任何铜皮、走线、过孔、焊盘都不能出现。它是一种约束，一种保护，一种设计意图的表达。

很多初学者容易把禁止布线层和禁止布放层（Keep-Out Layer for components）搞混。实际上在Altium Designer中，Keep-Out Layer有两个含义：一个是Track Keep-Out，即禁止布线层，专门约束走线和过孔；另一个是Component Keep-Out，即禁止布放元件层，专门约束元件的放置位置。本文主要讨论的是Track Keep-Out，也就是禁止布线的那一层。

为什么多层PCB特别需要禁止布线层呢？原因在于多层板的结构比双层板复杂得多。多层板通常有四层、六层、八层甚至更多层，层与层之间通过过孔连接，内层有完整的电源平面和地平面。在这种结构下，如果布线区域不加约束，很容易出现走线太靠近板边导致加工时铜箔脱落、走线太靠近过孔导致信号完整性问题、走线侵入到屏蔽区域导致EMC不达标等各种问题。禁止布线层就是解决这些问题的第一道防线。

禁止布线层在多层PCB中的核心应用场景

第一个也是最基本的应用场景，就是定义板框内的安全布线区域。在PCB设计中，我们首先要画板框（Board Outline），也就是PCB的物理外形。但是板框并不等于可以布线的区域。因为PCB在生产加工时，需要留出一定的边缘余量，通常叫做板边豁免区或者加工边。这个区域一般是板框向内收缩1到2毫米，在这个区域内是不允许放置任何走线和过孔的。原因很简单：PCB在切割、钻孔、铣边的过程中，边缘的精度不如中心区域高，如果走线或过孔太靠近板边，很可能在加工过程中被切掉或者造成铜箔翘起，导致开路或短路。

那么这个板边豁免区怎么画呢？最规范的做法就是在禁止布线层上画一个比板框小一圈的矩形框。这个矩形框的边界就是你实际可以走线的最外边界。在Altium Designer中，你可以直接在Keep-Out Layer上用Line或者Fill来画这个区域，然后在设计规则中设置一个规则，让所有的走线和过孔都必须在这个Keep-Out区域之外。这样一来，DRC检查的时候，任何侵入板边豁免区的走线都会被标记为错误，确保你的设计不会违规。

第二个重要的应用场景是围绕定位孔和安装孔设置禁止布线区域。多层PCB板在装配时，通常会有螺丝孔、定位孔、屏蔽罩安装孔等机械结构孔。这些孔的周围必须留出足够的安全距离，不能有走线和过孔通过。为什么呢？因为这些孔在加工时需要钻孔或者铣孔，钻孔会产生金属碎屑，铣孔会产生应力，如果走线太靠近这些孔，轻则导致走线断裂，重则导致多层板内层的电源平面或地平面被破坏，造成整块板子的电源短路。

具体的做法是：在禁止布线层上，以每个安装孔或定位孔为圆心，画一个圆形或者方形的禁止区域，半径或边长通常设置为孔径加上0.5毫米到1毫米的安全距离。比如一个3毫米的安装孔，禁止布线区域的半径可以设置为4毫米。这样所有的走线都会自动避开这些孔的周围区域。

第三个应用场景是在PCB的特定区域设置屏蔽保护区。在一些对EMC要求很高的设计中，比如射频电路、高速数字电路、模拟敏感电路等，我们需要在PCB上划出一块区域，这块区域内不允许有任何其他信号的走线通过，甚至不允许有过孔打过。这就是所谓的屏蔽保护区或者隔离区。

举个例子，假设你的多层板上有一个Wi-Fi模块，Wi-Fi模块的天线区域周围必须保持净空，不能有任何金属走线或过孔，否则会严重影响天线的辐射效率和接收灵敏度。这个时候你就可以在禁止布线层上，围绕天线区域画一个较大的禁止区域，确保所有层的走线和过孔都不会侵入这个区域。注意，这里说的是所有层，包括信号层和内层。因为过孔是贯穿所有层的，如果仅仅在顶层信号层画了禁止布线区域，但过孔从底层打上来穿过了这个区域，同样会造成干扰。所以在设置屏蔽保护区时，一定要在所有信号层上都画禁止布线区域，或者直接在设计规则中设置一个跨层的Keep-Out规则。

第四个应用场景是在电源和地平面的分割处设置禁止布线区域。多层PCB中，内层通常会有完整的电源平面和地平面。但是在某些设计中，我们可能需要把电源平面分割成几个不同的电压区域，比如3.3V、1.8V、1.2V等。在这些分割线的周围，需要留出一定的间距，不能有走线或过孔穿过分割边界，否则会导致不同电压的电源平面之间产生短路。

这个时候就需要在禁止布线层上，沿着电源平面的分割线画一条带状的禁止区域，宽度通常设置为0.5毫米到1毫米。这条带状区域会阻止走线和过孔穿越电源分割线，确保各个电源域之间的电气隔离。

第五个应用场景是在BGA器件的扇出区域周围设置禁止布线区域。BGA（球栅阵列）封装的芯片在多层PCB中非常常见，比如CPU、FPGA、DDR内存等。BGA的焊球间距通常很小，0.5毫米甚至0.4毫米，在BGA的焊球之间和周围，走线空间非常紧张。为了避免在BGA扇出时走线过于拥挤导致信号质量下降，通常会在BGA器件的外围画一个禁止布线区域，这个区域的作用不是禁止走线，而是作为一个布线引导区，让EDA工具知道在这个区域内要优先进行扇出布线，而不是让其他无关的信号线穿越这个区域。

不过要注意，这个场景下的禁止布线层用法和前面几个有所不同。前面几个是真正的"禁止"，这个场景更多是一种"引导"。在Altium Designer中，你可以通过设置不同的设计规则来实现这种引导效果，比如设置BGA区域内的走线优先级更高，或者设置区域内的线宽约束等。

禁止布线层的具体设置方法和操作步骤

下面以Altium Designer为例，详细讲解禁止布线层的设置方法。首先打开PCB编辑器，在左下角的层标签栏中找到Keep-Out Layer，点击使其成为当前工作层。然后选择放置工具，可以是画线（Line）、画弧（Arc）或者画填充区域（Fill）。根据你的需求画出禁止布线的区域。

如果你只是想定义板边豁免区，那就画一个矩形，矩形的四条边分别距离板框1毫米到2毫米。如果你要围绕安装孔画禁止区域，就以孔为圆心画圆。如果你要画屏蔽保护区，就根据需要的形状画矩形或者不规则多边形。

画完之后，需要设置设计规则来让这些区域真正生效。在Altium Designer中，进入Design Rules，找到Routing类目下的Width规则或者Clearance规则，添加一个新规则，在规则的适用范围中选择"在Keep-Out Layer内"或者"不在Keep-Out Layer内"，然后设置相应的约束。更直接的方法是使用现成的Keep-Out规则：在Design Rules中找到Manufacturing类目，里面有一个叫"Track Keep-Out"的规则，直接设置这个规则的区域和范围即可。

在Cadence Allegro中，禁止布线层的设置略有不同。Allegro中有专门的Keep-Out层，分为Top、Bottom、Inner等，分别对应不同的信号层。你需要在每个需要约束的层上分别画Keep-Out区域。Allegro的优势在于它可以很方便地设置动态Keep-Out，也就是当你移动一个器件时，Keep-Out区域会自动跟随移动，这在处理密集布局的多层板时非常有用。

在KiCad中，禁止布线区域是通过画在Edge.Cuts层上的封闭图形来实现的。KiCad的Edge.Cuts层实际上扮演了禁止布线层的角色，任何走线和过孔都不能穿过Edge.Cuts层上的封闭图形边界。这是KiCad和其他EDA工具的一个重要区别，使用KiCad的朋友需要特别注意这一点。

禁止布线层使用中的常见错误和避坑指南

第一个常见错误是只在顶层画了禁止布线区域，忘记了内层和底层。多层PCB的过孔是贯穿所有层的，如果你只在Top Layer的Keep-Out层画了区域，但Bottom Layer或内层没有画，那么过孔仍然可以从其他层穿过这个区域，导致你的禁止布线形同虚设。正确的做法是在所有需要约束的层上都画上Keep-Out区域，或者使用跨层的设计规则来统一约束。

第二个常见错误是禁止布线区域画得太大，导致可用布线面积严重不足。有些工程师出于保险起见，把板边豁免区设得特别宽，比如从板边向内收缩5毫米甚至更多。这在小尺寸的PCB上是灾难性的，因为可能直接导致没有足够的空间来走线，最后不得不增加PCB的尺寸或者层数，增加了成本。合理的板边豁免区通常是1毫米到2毫米，对于高密度板可以缩小到0.5毫米，但不建议再小了。

第三个常见错误是禁止布线区域和实际的机械结构不匹配。比如你在禁止布线层上画了一个矩形区域，但实际的屏蔽罩安装位置是圆形的，或者安装孔的位置和你画的区域对不上。这会导致要么约束不够（该保护的地方没保护到），要么约束过度（不该禁止的地方被禁止了）。正确的做法是先确定好所有的机械结构尺寸，包括板框、安装孔位置、屏蔽罩尺寸、连接器位置等，然后再根据这些尺寸精确地画禁止布线区域。

第四个常见错误是忘记更新禁止布线区域。在PCB设计过程中，布局和走线是一个反复迭代的过程。你可能一开始画了板边豁免区，但后来调整了板框尺寸，却忘记同步更新禁止布线区域。或者你后来增加了一个新的安装孔，却忘记在禁止布线层上添加相应的禁止区域。这种疏忽在DRC检查时才会被发现，但那时候可能已经要大幅修改设计了。建议养成一个好习惯：每次修改了机械结构相关的内容，都要同步检查和更新禁止布线层。

第五个常见错误是把Keep-Out Layer和其他层混淆。在Altium Designer中，有多个以Keep-Out命名的层，包括Keep-Out Layer（禁止布线）、Multi-Layer（多层，用于过孔和焊盘的禁止放置）、Top/Bottom Paste、Top/Bottom Solder等。很多新手会把Multi-Layer上画的区域当作禁止布线区域，结果发现走线照样可以通过，这就是因为用错了层。一定要记住：禁止走线用Keep-Out Layer，禁止放置过孔和焊盘用Multi-Layer，两者是不同的。

禁止布线层在高速多层PCB设计中的高级用法

在高速多层PCB设计中，禁止布线层的用法会更加精细和复杂。比如在差分对的布线中，我们通常要求差分对的两根线间距保持恒定，同时要求差分对周围有足够的隔离区域，不能有其他信号线靠近。这个隔离区域就可以通过禁止布线层来定义。你可以在差分对的两侧各画一个0.5毫米到1毫米宽的禁止布线区域，确保其他走线不会侵入差分对的保护区域，从而保证差分信号的阻抗一致性和抗干扰能力。

再比如在DDR内存的布线中，DDR的数据线和地址线都是高速信号，对等长和阻抗控制要求非常严格。在DDR芯片的布线区域周围，通常会设置一个较大的禁止布线区域，这个区域内只允许DDR相关的信号线通过，其他所有信号都必须绕行。这个禁止布线区域实际上起到了一个"专用通道"的作用，大大简化了布线难度，同时提高了信号质量。

还有一个高级用法是在禁止布线层上画区域来辅助设置阻抗控制。在一些EDA工具中，你可以通过在Keep-Out层上定义特定区域，然后在这个区域内设置不同的叠层参数或者走线约束，从而实现局部的阻抗控制。比如在一个连接器的出线区域，你可能需要50欧姆的单端阻抗，而在板的其他区域可能需要100欧姆的差分阻抗。通过禁止布线层划分区域，再配合不同的设计规则，就可以在同一块多层板上实现多种阻抗要求。

禁止布线层与PCB可制造性设计DFM的关系

从可制造性设计（DFM）的角度来看，禁止布线层是确保PCB能够顺利生产的关键因素之一。PCB工厂在收到你的设计文件后，会进行DFM检查，其中一项重要内容就是检查走线是否离板边太近、是否离过孔太近、是否在禁止区域内等。如果你的设计中正确使用了禁止布线层，那么DFM检查会非常顺利，工厂不会提出太多问题，交期也会更有保障。

反过来，如果你没有使用禁止布线层，或者使用得不规范，工厂可能会提出大量的DFM问题，比如要求你把某些走线往内移、把某些过孔换位置等。这些修改不仅耗时，还可能影响信号完整性和电源完整性。所以从一开始就认真使用禁止布线层，是对自己设计负责，也是对生产负责。

另外，现在很多PCB工厂在生产多层板时，会要求客户在Gerber文件中明确标注Keep-Out区域。如果你在设计中使用了禁止布线层，那么导出Gerber时这个层会自动包含在文件中，工厂可以直接识别和执行。如果你没有使用，工厂就需要人工判断哪些区域是禁止布线的，这增加了出错的风险。

总结：禁止布线层是多层PCB设计中不可或缺的规则层

通过以上的详细讲解，我们可以看到禁止布线层在多层PCB设计中的作用远远超出了"画个框不让走线"这么简单。它是保障PCB电气性能的屏障，是确保生产制造顺利的防线，是实现EMC设计目标的工具，也是提高设计效率的手段。无论你是刚入门的PCB新手，还是经验丰富的硬件工程师，都应该重视禁止布线层的使用，把它当作设计流程中不可跳过的一个环节。

从板边豁免区到安装孔保护区，从屏蔽隔离区到电源分割隔离带，从BGA扇出引导到高速信号保护，禁止布线层的应用场景几乎覆盖了多层PCB设计的方方面面。掌握了它的用法，你的多层PCB设计水平一定会上一个新的台阶。