布局评审顺利通过之后，工程师就可以开展 PCB 布线工作。等到所有信号线、电源线、地线、差分走线全部绘制完毕，图纸进入第二轮重点审查：布线专项设计审查。布局决定电路板整体框架，布线则直接决定信号传输质量、电源供电稳定性以及电磁兼容性能。很多工程师布线完成之后只检查有没有开路短路，却忽略走线参考平面、回流路径、差分长度匹配、过孔使用规范等高速设计要点。等到样板上电调试，出现信号抖动、DDR 读写不稳定、EMC 测试不过关等一系列信号类问题。

一、高速差分走线专项审查

差分信号广泛应用于 USB、以太网、HDMI、PCIe、DDR 等高速接口，差分布线也是布线审查当中优先级最高的板块。差分走线的审查可以分为四大核查方向。 第一，差分对内长度误差检查。查阅设计规范当中允许的对内长度偏差，打开 PCB 软件测量工具，逐条测量差分两条走线长度。超出公差范围的走线必须标记出来进行整改。长度不匹配会造成差分信号相位偏移，共模噪声增大，高速接口出现丢包、通信不稳定。 第二，差分走线耦合间距一致性检查。差分两条走线全程保持平行、间距恒定。走线中途不要出现忽宽忽窄，不要借助过孔强行拉开差分线间距。差分走线拆分之后，尽量快速重新耦合，拆分距离越短越好。 第三，差分走线参考平面完整性审查。差分走线下方对应的参考地层，不能出现分割开槽。走线跨分割地，差分信号回流路径被迫绕远，回路面积增大，电磁辐射与信号损耗同步上升。布线审查时打开地层视图，逐条核对高速差分走线投影区域地层是否完整。 第四，差分走线过孔审查。差分对两条走线，过孔数量最好保持一致，减少过孔残桩带来的信号时延差。高速差分信号尽量减少过孔使用数量，速率越高，过孔带来的负面影响越明显。

二、时钟与高速单端走线审查要点

时钟信号属于电路板当中最重要的干扰源，也是布线审查的重点对象。高速时钟走线，回路面积应当尽可能做到最小。走线优先紧贴完整地平面，不要跨电源、地层分割槽。时钟走线不能靠近模拟采样信号线、复位信号等敏感线路。时钟走线旁边，禁止平行长距离走线，避免信号串扰。 高速单端信号线，审查时核对走线阻抗管控。需要做 50 欧姆、100 欧姆阻抗控制的线路，线宽、介质厚度是否符合叠层阻抗计算结果。一旦走线宽度偏离计算值，阻抗就会出现偏差，引发信号反射，造成高速信号波形畸变。 走线长度管控同样不能忽略。部分并行总线信号，对走线之间的长度有等长要求。例如 DDR 数据线、地址线分组等长，审查的时候按照分组测量走线长度，检查有没有出现长度超标。

三、电源走线、载流能力与电源分割审查

电源网络布线审查分为电源线宽核查和地层分割核查两个板块。 电源线宽核查：根据回路最大工作电流，对照铜厚‑线宽载流对照表，检查电源走线宽度是否达标。大电流回路，不能使用过细的走线，否则电路板满载工作的时候走线温升过高，严重时走线烧断。多层板当中大电流优先走内层或者外层大面积铜皮，不要依靠细走线承载大电流。 电源地层分割审查：在使用分割电源层方案的时候，电源分割槽不能切割高速信号走线的回流路径。高速信号线的投影区域，应当落在完整的电源或者地平面之上。电源分割缝隙不能刚好从高速走线下方穿过。 滤波电容布线审查。每一颗电源芯片的去耦电容，走线是否做到短而宽，电容尽量靠近电源引脚。长而细的走线会增大去耦回路的电感，滤波效果大打折扣，电源噪声无法有效滤除。布线审查时重点观察 BGA、DDR 芯片周边去耦电容布线情况。

四、接地系统布线审查

接地系统的优劣，直接影响整块电路板的抗干扰能力。接地审查的第一个要点：检查模拟地和数字地的连接方案。采用单点接地方案的电路板，确认两个地平面只在预定的桥接点连接，不存在多处意外短接。 其次检查接地过孔布局。大面积铺铜之后，接地铜皮需要打过孔连接地层。高频、高速器件周边接地过孔数量充足，不要出现一大片地铜没有接地过孔的情况。 然后检查信号回流路径。所有高速走线，优先保证回流路径最短。布线审查时，不能只看信号线本身，必须同步查看信号线正下方对应的地平面，回流路径是否完整。很多工程师只检查信号线，忽略回流路径，最后留下重大隐患。

五、布线审查高频问题整改思路

布线阶段查出的缺陷，根据信号速率高低决定整改优先级。高速差分、时钟走线、DDR 总线出现问题，优先整改；低速普通 IO 信号线走线轻微瑕疵，如果空间受限，可以酌情放宽标准。整改完成之后，二次复核走线，确认修改没有引发新的布线问题。布线专项审查全部通过之后，电路板的电气性能隐患基本排查完毕，接下来就可以进入 DFM 可制造性审查环节。